Vor Ort
Merkzettel Warenkorb
Produktbild: Rechnerstrukturen und Rechnerarchitekturen

Rechnerstrukturen und Rechnerarchitekturen Grundlagen — Sequentielle Systeme — Innovative Architekturen

Aus der Reihe Studium Technik

49,95 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

15.03.1996

Verlag

Vieweg & Teubner

Seitenzahl

311

Maße (L/B/H)

22,9/16,2/1,8 cm

Gewicht

564 g

Auflage

2. erweiterte und überarbeitete Auflage 1996

Sprache

Deutsch

ISBN

978-3-528-14389-3

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

15.03.1996

Verlag

Vieweg & Teubner

Seitenzahl

311

Maße (L/B/H)

22,9/16,2/1,8 cm

Gewicht

564 g

Auflage

2. erweiterte und überarbeitete Auflage 1996

Sprache

Deutsch

ISBN

978-3-528-14389-3

Herstelleradresse

Vieweg+Teubner Verlag
Abraham-Lincoln-Straße 46
65189 Wiesbaden
DE

Email: ProductSafety@springernature.com

Ein neues Kapitel für Ihre Bücher

Ein neues Kapitel für Ihre Bücher

Schenken Sie Ihren alten Schätzen ein zweites Leben und erhalten dafür eine Thalia Geschenkkarte.

Jetzt verkaufen
Jetzt verkaufen

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Rechnerstrukturen und Rechnerarchitekturen
  • 1 Einleitung.- 1.1 Leistungsproblematik heutiger Rechnersysteme.- 1.2 Die Entwurfskriterien der Rechnerarchitekturen.- 1.3 Wichtige Begriffe zu Rechnerarchitekturen.- 1.4 Klassifikation von Rechnerarchitekturen.- 1.4.1 Klassifikation nach Operationsprinzip.- 1.4.2 Klassifikation nach Hardware-Betriebsmitteln.- 2 Rechenwerk.- 2.1 Zahlendarstellungen.- 2.1.1 Vorzeichenlose ganze Dualzahlen.- 2.1.2 Vorzeichenbehaftete ganze Zahlen.- 2.1.3 Binär codierte Dezimalzahlen (BCD-Zahlen).- 2.1.4 Gleitkommazahlen.- 2.2 Addierwerke.- 2.2.1 Halbaddierer, Volladdierer.- 2.2.2 Parallel-Addierer für Dualzahlen.- 2.2.3 Der serielle Dualaddierer.- 2.3 Subtraktion.- 2.3.1 Der Volladdierer/Subtrahierer.- 2.3.2 Paralleladdier-Subtrahierschaltung.- 2.4 Vergleichswerke.- 2.4.1 Parallelvergleicher.- 2.5 Logische Befehle.- 2.6 Ein vollständiger Rechenbaustein.- 2.7 Multiplizierwerke.- 2.7.1 Duale Parallelmultiplikation.- 2.7.2 Duale Serienmultiplikation.- 2.7.3 Tabellenmultiplikation.- 2.8 Division.- 2.8.1 Wiederherstelltechnik.- 2.8.2 Nicht-Wiederherstelltechnik.- 2.9 Gleitkomma-Rechenwerke.- 2.9.1 Addition und Subtraktion.- 2.9.2 Multiplikation und Division.- 3 Speicher.- 3.1 Zuverlässigkeit.- 3.1.1 Einfache Paritätsprüfung.- 3.1.2 Fehlerkorrigierende Methoden.- 3.2 Halbleiterspeicher.- 3.2.1 Die Schreib-Lese-Halbleiterspeicher mit Flip-Flop-Elementen (Statische RAM).- 3.2.2 Die Schreib-Lese-Halbleiterspeicher mit Kondensator-Elementen (Dynamische RAM).- 3.2.3 Die Festwert-Halbleiterspeicher.- 3.2.3.1 Die vom Hersteller programmierten Festwertspeicher (ROM).- 3.2.3.2 Die vom Anwender einmal programmierbaren Festwertspeicher (PROM).- 3.2.3.3 Die löschbaren Festwertspeicher (EPROM und EEPROM).- 3.2.4 Ein vollständiger Speicher.- 3.2.5 Assoziativspeicher.- 3.3 Die magnetomotorischen Speicher.- 3.3.1 Aufzeichnungs verfahren.- 3.3.2 Datensicherungsverfahren.- 3.3.3 Plattenspeicher.- 3.3.4 Diskettenspeicher.- 3.3.5 Bandspeicher.- 3.4 Optischer Speicher.- 3.5 Speicherorganisation, Speicherverwaltung.- 3.5.1 Seitenadressierung.- 3.5.2 Cache-Speicher.- 3.5.3 Mapping.- 3.5.4 Virtuelle Speicher.- 3.5.5 Segmentierung.- 4 Steuerwerk.- 4.1 Befehle und Programmstatus.- 4.2 Grundsätzliche Arbeitsweise des fundamentalen Systems.- 4.2.1 Steuerungsphase.- 4.2.2 Verarbeitungsphase.- 4.3 Adressierungsarten.- 4.4 Operationssteuerung.- 4.4.1 Das mikroprogrammierte oder mikroprogrammierbare Steuerwerk.- 4.4.2 Mikrobefehlsformate.- 4.4.3 Aufbau des Befehlsdecodierers (Mapper).- 4.4.4 Aufbau des Sequenzers.- 4.4.5 Befehlsregister und Makro-Adreßerzeugung.- 4.4.6 Mikrobefehlsformat und Beispiel für das Modell-Steuerwerk.- 4.5 Programmunterbrechung (Interrupts).- 5 Busse, Eingabe, Ausgabe.- 5.1 Interne Busstrukturen.- 5.2 Eingabe und Ausgabe.- 5.2.1 Adressierung der angeschlossenen Einheiten.- 5.2.2 Die Datenübertragung.- 5.2.3 Programmunterbrechungen.- 5.2.4 Kommunikationstechniken.- 5.2.5 Parallele und serielle Anschlüsse.- 5.2.6 Bussteuerung.- 5.2.7 Der Unibus.- 6 Die Von-Neumann-Architektur.- 6.1 Die physikalischen Strukturen.- 6.2 Das Operationsprinzip.- 6.3 Die Mindestausstattung eines Von-Neumann-Zentralprozessors und ihre Erweiterung.- 6.4 Programmstrukturen und ihre Auswirkungen auf die Prozessorarchitektur.- 7 Nichtsequentielle Rechnerarchitekturen.- 7.1 Klassifikation von nichtsequentiellen Rechnerarchitekturen.- 7.2 Struktur parallel verarbeitender Rechner.- 7.2.1 Fließband-Prozessoren (Pipeline-Prozessoren).- 7.2.2 Feldrechner.- 7.2.3 Multiprozessoren.- 7.2.3.1 Verteilte Systeme.- 7.2.3.2 Datenflußrechner.- 7.3 Beispiele innovativer Prozessoren.- 7.3.1 Pentium-Prozessor.- 7.3.2 Alpha-Prozessor.- 7.3.3 Signalprozessoren.- 7.3.4 Transputer.- 7.3.4.1 Die Entstehung der Transputer.- 7.3.4.2 Die Struktur des Transputers.- 7.3.4.3 Das Programmiermodell des Transputers.- 7.3.4.4 Prozeß.- 7.3.4.5 Kanäle.- 7.3.4.6 Die Kommunikationslinks.- 7.3.4.7 Ereignisse (Events).- 7.3.4.8 Die Technologie von Transputerplatinen.- 7.4 Einige Beispiele innovativer Rechnerkonzepte.- 7.4.1 RISC-Architekturen.- 7.4.1.1 Warum RISC-Architekturen entstanden.- 7.4.1.2 Grundzüge der RISC-Architektur.- 7.4.1.3 Die allgemeinen Registerblöcke—Minimierung der Speicherzugriffe.- 7.4.1.4 Pipelineprobleme.- 7.4.1.5 Die Aufgaben der Software in der RISC-Architektur.- 7.4.1.6 Die weitere Entwicklung der RISC-Architekturen.- 7.4.1.7 Die Entwicklung der RISC-Architekturen.- 7.4.1.8 Die Eigenschaften einiger ausgewählter RISC-Prozessoren.- 7.4.1.9 Die Zukunft der RISC-Architektur.- 7.4.2 CDC-Rechner CYBER 170.- 7.4.3 Distributed Arrayprozessor (DAP).- 7.4.4 Die MIMD-Architekturen der Carnegie Mellon Universität.- 7.4.4.1 Der Multi-Miniprozessor C.mmp.- 7.4.4.2 Der modulare Multi-Mikroprozessor Cm*.- 7.4.5 Fehlertolerante Systeme.- 7.4.5.1 Transaktionsorientierte fehlertolerante Systeme.- 7.4.5.2 Das fehlertolerante System Tandem NonStop-Rechner.- 7.4.5.3 Fehlertolerante VLSI-Architekturen.- 7.4.6 SIMD/MIMD-Architektur.- 7.5 Die Architektur der Vektorsuperrechner.- 7.5.1 Einführung.- 7.5.2 Allgemeine Eigenschaften der Vektorsuperrechner.- 7.5.3 Vektorsuperrechner Cray.- 7.5.3.1 Cray X-MP.- 7.5.3.2 Cray 1.- 7.5.3.3 Cray 2.- 7.5.3.4 Cray 3.- 7.5.3.5 Cray Y-MP.- 7.5.3.6 Cray C90.- 7.5.4 Superrechner Convex.- 7.5.5 Japanische Superrechner.- 7.6 Die Architekturen der massiv-parallelen Rechner.- 7.6.1 Einführung.- 7.6.2 Modelle der Parallelrechner.- 7.6.2.1 Die Steuerung der Parallelrechnung.- 7.6.2.2 Die Architektur des Speichersystems.- 7.6.2.3 Die Architektur des Verbindungsnetzwerkes.- 7.6.2.4 Modell des Parallelrechners.- 7.6.3 Beschreibung der Architekturen ausgewählter MPR.- 7.6.3.1 MasPar.- 7.6.3.2 Connection Machine 2.- 7.6.3.3 Connection Machine 5.- 7.6.3.4 Intel iPSC/2 und iPSC/860.- 7.6.3.5 nCUBE.- 7.6.3.6 Intel Paragon.- 7.6.3.7 IBM SP1.- 7.6.3.8 Parsytech GigaCube/Power Plus.- 7.6.3.9 Cray T3D.- 7.6.3.10 Die Kendall Square Research-Architekturen.- 7.7 Programmiersprachen für parallele Prozesse.- 7.7.1 Parallelverarbeitung mit MODULA-2.- 7.7.1.1 Allgemeines über Prozesse und Coroutinen.- 7.7.1.2 Coroutinen in MODULA-2.- 7.7.1.3 Höhere Mechanismen zur Prozeßsynchronisation in MODULA-2.- Sachwortverzeichnis.