Vor Ort
Merkzettel Warenkorb
  • Produktbild: Multi-Objective Optimization in Physical Synthesis of Integrated Circuits
  • Produktbild: Multi-Objective Optimization in Physical Synthesis of Integrated Circuits
Band 166 - 13%

Multi-Objective Optimization in Physical Synthesis of Integrated Circuits

Aus der Reihe Lecture Notes in Electrical Engineering
13% sparen

92,99 € UVP 106,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

08.08.2012

Verlag

Springer Us

Seitenzahl

158

Maße (L/B/H)

24,1/16/1,3 cm

Gewicht

424 g

Auflage

2012

Sprache

Englisch

ISBN

978-1-4614-1355-4

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

08.08.2012

Verlag

Springer Us

Seitenzahl

158

Maße (L/B/H)

24,1/16/1,3 cm

Gewicht

424 g

Auflage

2012

Sprache

Englisch

ISBN

978-1-4614-1355-4

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: GPSR Kontakt

Ein neues Kapitel für Ihre Bücher

Ein neues Kapitel für Ihre Bücher

Schenken Sie Ihren alten Schätzen ein zweites Leben: Einfach Barcode scannen, Versandetikett ausdrucken, Bücher verschicken und Thalia Geschenkkarte erhalten.

Jetzt verkaufen
Jetzt verkaufen

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Multi-Objective Optimization in Physical Synthesis of Integrated Circuits
  • Produktbild: Multi-Objective Optimization in Physical Synthesis of Integrated Circuits

  • Part I: Introduction and Prior Art.- Timing Closure for Multi-Million-Gate Integrated Circuits.- State of the Art in Physical Synthesis.- Part II: Local Physical Synthesis and Necessary Analysis Techniques.- Buffer Insertion during Timing-Driven Placement.- Bounded Transactional Timing Analysis.- Gate Sizing During Timing-Driven Placement.- Part III: Broadening the Scope of Circuit Transformations.- Physically-Driven Logic Restructuring.- Logic Restructuring as an Aid to Physical Retiming.- Broadening the Scope of Optimization using Partitioning.- Co-Optimization of Latches and Clock Networks.- Conclusions and Future Work.