Vor Ort
Merkzettel Warenkorb
Produktbild: Low-Power Deep Sub-Micron CMOS Logic
Band 841

Low-Power Deep Sub-Micron CMOS Logic Sub-threshold Current Reduction

Aus der Reihe The Springer International Series in Engineering and Computer Science

159,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Set mit diversen Artikeln

Erscheinungsdatum

04.08.2005

Verlag

Springer Us

Seitenzahl

154

Maße (L/B/H)

25,1/16,7/1,7 cm

Gewicht

406 g

Auflage

2004 edition

Sprache

Englisch

ISBN

978-1-4020-2848-9

Beschreibung

Produktdetails

Einband

Set mit diversen Artikeln

Erscheinungsdatum

04.08.2005

Verlag

Springer Us

Seitenzahl

154

Maße (L/B/H)

25,1/16,7/1,7 cm

Gewicht

406 g

Auflage

2004 edition

Sprache

Englisch

ISBN

978-1-4020-2848-9

Herstelleradresse

Libri GmbH
Europaallee 1
36244 Bad Hersfeld
DE

Email: GPSR Kontakt

Ein neues Kapitel für Ihre Bücher

Ein neues Kapitel für Ihre Bücher

Schenken Sie Ihren alten Schätzen ein zweites Leben: Einfach Barcode scannen, Versandetikett ausdrucken, Bücher verschicken und Thalia Geschenkkarte erhalten.

Jetzt verkaufen
Jetzt verkaufen

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Low-Power Deep Sub-Micron CMOS Logic
  • Index of symbols. 1. Introduction. 1.1. Power-dissipation trends in CMOS circuits. 1.2. Overview of present power-reduction solutions. 1.3. Aim and scope of this book. 1.4. Organization of the book. 2. Power Versus Engergy. 2.1. Power considerations. 2.2. Energy considerations. 2.3. Conclusions. 3. Power Dissipation in Digital CMOS Circuits. 3.1. Thermodynamics of computation. 3.2. Functional power dissipation. 3.3. Parasitical power dissipation. 3.4. Trends in power dissipation. 3.5. Conclusions. 4. Reduction of Functional Power Dissipation. 4.1. Node transition-cycle activity factor. 4.2. Clock frequency. 4.3. Transition-cycle energy. 4.4. Conclusions. 5. Reduction of Parasitical Power Dissipation. 5.1. Leakage power dissipation. 5.2. Short-circuit power dissipation. 5.3. Need for weak-inversion current reduction. 5.4. Conclusions. 6. Weak-inversion Current Reduction. 6.1. Classification. 6.2. Conclusions. 7. Effectiveness of Weak-inversion Current Reductions. 7.1. General effectiveness. 7.2. Technique-specific effectiveness. 7.3. Conclusions. 8. Triple-S Circuit Designs. 8.1. Process flow. 8.2. Experimental circuits. 8.3. Leakage, speed, area and functional power. 8.4. Practical applications and limitations. 8.5. Conclusions. 9. Conclusions. 10. Summary. References. Index.