Vor Ort
Merkzettel Warenkorb
  • Produktbild: Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme
  • Produktbild: Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme
Band 255

Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme GME/GI/ITG-Fachtagung Dortmund, 1./2. Oktober 1990

Aus der Reihe Informatik-Fachberichte

54,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

20.09.1990

Abbildungen

X, 298 S. 30 Abb.

Herausgeber

Bernd Reusch

Verlag

Springer Berlin

Seitenzahl

298

Maße (L/B/H)

24,2/17/1,7 cm

Gewicht

537 g

Sprache

Deutsch

ISBN

978-3-540-53163-0

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

20.09.1990

Abbildungen

X, 298 S. 30 Abb.

Herausgeber

Bernd Reusch

Verlag

Springer Berlin

Seitenzahl

298

Maße (L/B/H)

24,2/17/1,7 cm

Gewicht

537 g

Sprache

Deutsch

ISBN

978-3-540-53163-0

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: ProductSafety@springernature.com

Ein neues Kapitel für Ihre Bücher

Ein neues Kapitel für Ihre Bücher

Schenken Sie Ihren alten Schätzen ein zweites Leben und erhalten dafür eine Thalia Geschenkkarte.

Jetzt verkaufen
Jetzt verkaufen

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

Weitere Artikel finden Sie in
  • Produktbild: Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme
  • Produktbild: Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme
  • Sitzung 1.- TANGO: Ein objektorientierter Ansatz zur Technologieanpassung von IC-Layouts.- Hierarchical Netlist Extraction and Design Rule Check.- HIPARE: Hierarchical Circuit and Parameter Extraction from Mask Layout Data.- Sitzung 2.- Synthese von Komplexgatter-Schaltnetzen unter Berücksichtigung der Transistoranzahl.- Timing Driven Partitioning of Combinational Logic.- Über ein Min-Cross Kanalrouting-Problem.- Diffusion — An analytic procedure applied to global macro cell placement.- Sitzung 3.- Rechnergestützte Spezifikation in einer Integrierten Entwurfsumgebung für anwendungsspezifische Systeme.- A Concept of Defining Semantics of Concurrent Microprograms.- A Methodology for Hierarchical Module Generator Specification.- Sitzung 4.- A New Allocation Method for the Synthesis of Partitioned Busses.- Architekturentwurf für nebenläufige, funktionssichere Steuerungen.- CASCH — ein Scheduling-Algorithmus für „High-Level“-Synthese.- OASE: A Knowledge Based Environment for Analog Circuit Design.- Sitzung 5.- Zum automatischen Einfügen von Testpunkten in sequentielle Schaltungen.- Testbarkeitsanalyse beim hierarchischen top-down Entwurf.- Ein neues, effizientes Verfahren zum Testpunkteinbau in kombinatorischen Schaltungen.- Sitzung 6.- KOSIM — ein Mixed-Mode, Multi-Level-Simulator.- ATTACC — an Automated Tool for Timing Analysis and Cell Characterization.- Parallele Simulatoren für VLSI — Stand und Zukunftslinien des DISIM-Systems.- Das Simulatorkopplungsprojekt.- Sitzung 7.- Automatisierter Entwurf von Schaltungen für die schnelle digitale Signalverarbeitung.- Optimierung von Schaltungen mit determinierten und statistischen Suchverfahren.- Rapid Prototyping mikroelektronischer Hardware-Software-Systeme durch Emulation.- Anhang A: Plakatausstellung.