Vor Ort
Merkzettel Warenkorb
Produktbild: VLSI-SoC: From Algorithms to Circuits and System-on-Chip Design
Band 418

VLSI-SoC: From Algorithms to Circuits and System-on-Chip Design 20th IFIP WG 10.5/IEEE International Conference on Very Large Scale Integration, VLSI-SoC 2012, Santa Cruz, CA, USA, October 7-10, 2012, Revised Selected Papers

Aus der Reihe IFIP Advances in Information and Communication Technology

49,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

24.08.2016

Abbildungen

X, 235 p. 121 illus. in color.

Herausgeber

Andreas Burg + weitere

Verlag

Springer Berlin

Seitenzahl

235

Maße (L/B/H)

23,5/15,5/1,4 cm

Gewicht

382 g

Auflage

Softcover reprint of the original 1st ed. 2013

Sprache

Englisch

ISBN

978-3-662-52529-6

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

24.08.2016

Abbildungen

X, 235 p. 121 illus. in color.

Herausgeber

Verlag

Springer Berlin

Seitenzahl

235

Maße (L/B/H)

23,5/15,5/1,4 cm

Gewicht

382 g

Auflage

Softcover reprint of the original 1st ed. 2013

Sprache

Englisch

ISBN

978-3-662-52529-6

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: GPSR Kontakt

Ein neues Kapitel für Ihre Bücher

Ein neues Kapitel für Ihre Bücher

Schenken Sie Ihren alten Schätzen ein zweites Leben und erhalten dafür eine Thalia Geschenkkarte.

Jetzt verkaufen
Jetzt verkaufen

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: VLSI-SoC: From Algorithms to Circuits and System-on-Chip Design
  • FPGA-Based High-Speed Authenticated Encryption System.- A Smart Memory Accelerated Computed Tomography Parallel Backprojection.- Trinocular Stereo Vision Using a Multi Level Hierarchical Classification Structure.- Spatially-Varying Image Warping: Evaluations and VLSI Implementations.- An Ultra-Low-Power Application-Specific Processor with Sub-VT Memories for Compressed Sensing.- Configurable Low-Latency Interconnect for Multi-core Clusters.- A Hexagonal Processor and Interconnect Topology for Many-Core Architecture with Dense On-Chip Networks.- Fault-Tolerant Techniques to Manage Yield and Power Constraints in Network-on-Chip Interconnections.- On the Automatic Generation of Software-Based Self-Test Programs for Functional Test and Diagnosis of VLIW Processors.- SEU-Aware Low-Power Memories Using a Multiple Supply Voltage Array Architecture.- CMOS Implementation of Threshold Gates with Hysteresis.- Simulation and Experimental Characterization of a Unified Memory Device with Two Floating-Gates.