KI-Beratung Beta

Gutscheinbedingungen

Gültig bis 11.11.2026 | Gültig für Spielzeug, Filme, Musik, Software, Games, Geschenke & Trends, Schreibwaren, Hörbücher und Hörbuch-Downloads (außer Abo & Shelfies), gebrauchte Bücher, nicht preisgebundene Bücher und Kalender | Einlösbar unter thalia.de und in der Thalia App | Click & Collect nur mit Online-Zahlung (Paypal/Kreditkarte) vorab | Einzelne Artikel können ausgeschlossen sein | Nicht kombinierbar mit anderen Gutscheinen oder Preisaktionen | Nur einmal pro Einkauf einlösbar | Gutschein wird auf max. 500€ Bestellwert angerechnet | Keine Barauszahlung | Digitale Hörbücher nur für Android  | Nicht gültig für preisgebundene Artikel (aufgrund der Buchpreisbindung sind Gutscheine nicht auf Bücher, eBooks, Presse einlösbar), tolino eReader & Zubehör, Abonnements & Flatrates, Geschenkkarten, Versandkosten und Services

  • Produktbild: System on Chip Design Languages
  • Produktbild: System on Chip Design Languages

System on Chip Design Languages Extended papers: best of FDL’01 and HDLCon’01

159,99 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

30.04.2002

Abbildungen

X, 284 p.

Herausgeber

Anne Mignotte + weitere

Verlag

Springer Us

Seitenzahl

284

Maße (L/B/H)

24,1/16/2,1 cm

Gewicht

560 g

Auflage

2002

Sprache

Englisch

ISBN

978-1-4020-7046-4

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

30.04.2002

Abbildungen

X, 284 p.

Herausgeber

Verlag

Springer Us

Seitenzahl

284

Maße (L/B/H)

24,1/16/2,1 cm

Gewicht

560 g

Auflage

2002

Sprache

Englisch

ISBN

978-1-4020-7046-4

Herstelleradresse

Springer-Verlag GmbH
Europaplatz 3
69115 Heidelberg
DE

Email: ProductSafety@springernature.com

Ein neues Kapitel für Ihre Bücher

Ein neues Kapitel für Ihre Bücher

Schenken Sie Ihren alten Schätzen ein zweites Leben und erhalten Sie dafür eine Thalia Geschenkkarte.

Jetzt verkaufen
Jetzt verkaufen

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: System on Chip Design Languages
  • Produktbild: System on Chip Design Languages
  • HDL Standardization.- 1. VHDL-2001: What’s new.- 2. Verilog-2001 Behavioral and Synthesis Enhancements.- 3. Advanced ASIC Sign-off Features of IEEE 1076.4-2000 and Standards Updates to Verilog and SDF.- Analog System Modeling and Design.- 4. VHDL-AMS model of a synchronous oscillator including phase noise.- 5. AnalogSL: A C++ Library for Modeling analog power drivers.- 6. Modeling micro-mechanical structures for system simulations.- 7. A Comparison of Mixed-Signal Modeling Approaches.- 8. A unified IP Design Platform for extremely flexible High Performance RF and AMS Macros using Standard Design Tools.- 9. Analogue Filter Synthesis from VHDL-AMS.- System Design Experiences.- 10. Using GNU Make to Automate the Recompile of VHDL SoC Designs.- 11. Wild Blue Yonder: Experiences in Designing an FPGA with State Machines for a Modern Fighter Jet, Using VHDL and DesignBook.- 12. Analysis of Modeling and Simulation Capabilities in SystemC and Ocapi using a Video Filter Design.- 13. The Guidelines and JPEG Encoder Study Case of System-Level Architecture Exploration Using the SpecC Methodology.- 14. Provision and Integration of EDA Web-Services using WSDL-based Markup.- System Verification.- 15. A Mixed C/Verilog Dual-Platform Simulator.- 16. Assertions Targeting a Diverse Set of Verification Tools.- 17. Predicting the Performance of SoC Verification Technologies.- System Specification.- 18. Aspects of object-oriented hardware modeling with SystemC-Plus.- 19. UML for system-level design.- 20. Open PROMOL: An Experimental Language for Target Program Modification.- 21. A system benchmark specification experiment with Esterel/C.- Real-Time Modeling.- 22. Modeling of real-time embedded systems by using SDL.- 23. A framework for specification and verification of timing constraints.-24. A general approach to modeling system-level timing constraints.