Acelerador de Hardware Partilhado para Arquitectura Híbrida AHt-MPSoC

Neste sistema, é apresentada uma nova classe de arquitectura híbrida AHt-MPSoC em que os aceleradores de hardware são partilhados entre processadores de modo a reduzir o custo do sistema e aumentar o desempenho. Um novo esquema de memória híbrida é proposto por este esquema é avaliado através de simulação extensiva para mostrar melhorias significativas no desempenho. A arquitectura híbrida assimétrica heterogénea MPSoC consiste numa memória estática de acesso aleatório (SRAM) e uma célula integrada de memória dinâmica de acesso aleatório (eDRAM) em associação com uma metodologia partilhada de Acelerador de Hardware (HWA) para determinar as tarefas computacionais comuns entre as tarefas simultâneas de aplicação. Um resultado experimental mostra que o consumo de energia do sistema híbrido AHt-MPSoC proposto foi reduzido a partir do sistema existente e as suas trocas de área/desempenho foram avaliadas muito rapidamente.